


第5章 时序逻辑电路简介

5.1 时序逻辑电路与时序机

什么是时序逻辑电路？

组合逻辑：当前的输出只与当前时刻的输入有关，与过去的输入历史无关。

时序逻辑：当前的输出不仅与当前的输入有关，而且与过去的输入历史有关



对于组合逻辑部分，输入分为：外部输入 $x_1 \sim x_p$ ；内部输入 $y_1 \sim y_v$
 输出分为：外部输出 $z_1 \sim z_q$ ；内部输出 $w_1 \sim w_u$

存储电路接收 $w_1 \sim w_u$ ，并予以记忆；然后产生 $y_1 \sim y_v$ 。

$y_1 \sim y_v$ 称为时序逻辑电路的状态。

一般, 电路的状态在输入发生变化前、后是不一样的, 分别称为 **现态** 和 **次态**, 记为 $y^{(n)}$ 和 $y^{(n+1)}$, 简记为 y 和 $y^{(n+1)}$

用两组逻辑表达式共同描述时序逻辑电路的功能:

外部输出 $z_i = f_i(x_1, \dots, x_p, y_1, \dots, y_v), \quad i = 1, \dots, q$

次态 $y_j^{n+1} = g_j(w_1, \dots, w_u, y_1, \dots, y_v), \quad j = 1, \dots, v$

因: **内部输出** w 是 x 和 y 的函数, 故


$$z_i = f_i(x_1, \dots, x_p, y_1, \dots, y_v), \quad i = 1, \dots, q$$

输出函数

$$y_j^{n+1} = g_j(x_1, \dots, x_p, y_1, \dots, y_v), \quad j = 1, \dots, v$$

次态函数(激励函数)


该方程组表明, **时序逻辑电路的外部输出和次态都是外部输入和现态的函数。**



时序电路分类

1. 按状态发生变化的原因分

实际数字系统工作时, 要求各部分电路要协调工作, 因此系统中用一个同步信号来指挥电路各部分协调动作, 该信号称为 **时钟脉冲信号**, 简称 **时钟**, 用 **CP(Clock Plus)**表示。




同步时序逻辑电路结构

同步时序逻辑电路的特点是电路有统一的**时钟脉冲**; 在次态函数控制下, 只有当时钟脉冲到达时 电路的状态才发生改变; 但直到下一时钟脉冲到达之前 电路的状态不会发生新的变化。即同步时序电路在统一时钟控制下 同步改变状态。在两个时钟脉冲之间, 即使输入信号变化, 电路状态也不会改变。

异步时序逻辑电路 其状态的更新不是同步进行的。输入信号将直接引起状态改变。

2. 按输出特性分——Mealy型、Moore型



时序电路的描述方法

次态并不是组合逻辑中的实际状况，而是状态变量将要变成的但还没有变成的电路状态。一旦完成了变化，则次态转化为新的现态，同时还要产生新的次态。

1. **次态方程:** 次态与现态及输入的关系。
2. **次态真值表:** 次态方程的真值表形式。
3. **次态卡诺图:** 次态方程的卡诺图形式。
4. **状态转移表 (状态表):** 次态与现态及输入之间关系的表格形式。表的行数 = 电路的状态数; 列数 = 输入信号组合(输入状态)数; 单元格中填写相应现态及输入的次态。


现态	次态 / 输出		
		输入 X	
Q		Q^{n+1}/Z	

Mealy型电路状态表格式


现态	次态		输出
		输入 X	
Q		Q^{n+1}	Z

Moore型电路状态表格式

5. 状态图 (状态机): 状态表的图形表示。一个圆圈表示一个状态；状态间的连线表示转换；指向状态的箭头表示转换方向；引起转换的信号条件用逻辑表达式或输入组合标明在有向线段的旁边。



Mealy型电路状态图




Moore型电路状态图。

存储电路 简介

一、锁存器

- 锁存器，是数字电路中的一种具有记忆功能的逻辑元件。锁存，就是把信号**暂存以维持**某种电平状态，在数字电路中则可以记录二进制数字信号“0”和“1”。
- 锁存器中输出端的状态不会随输入端的状态变化而变化，仅在**有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变**。
- 锁存器多用于集成电路中，在数字电路中作为时序电路的存储元件，在某些**运算器电路中有时采用锁存器作为数据暂存器**。
- 张教材5.2.1节介绍的基本RS触发器就是一种锁存器：只要保持 **$R = 1$ 、 $S = 1$** 不变，**触发器状态将一直保持下去——锁存**。



二、触发器 张教材5.2节

触发器是组成存储电路的基本逻辑单元，一个触发器能存储1个二进制位。其特点如下：


➤ 有两个稳定状态：“0”状态、“1”状态。

➤ 有两个互补的输出端：

“1”态时： $Q=1, \bar{Q}=0$

“0”态时： $Q=0, \bar{Q}=1$

➤ 有一组输入信号：



➤ 工作方式：

在输入时钟CP的作用下，由现态转变成次态。

常用触发器

(电平触发的)D触发器 张教材5.2.4节

1. 指：凡在时钟信号作用下，具有如下表功能的触发器：

输入


D	Q	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

2. 状态方程： $Q^{n+1} = D$

小结(电平触发的)D触发器功能：

若 $D=1$ ，则 $C(LK)$ 变为高电平后触发器被置成1状态；CLK回到低电平以后，触发器保持1状态不变。


若 $D=0$ ，则CLK变为高电平以后触发器被置成0状态；CLK回到低电平以后触发器保持0状态不变。



边沿触发的触发器

为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于 **CLK** 时钟脉冲的下降沿（或上升沿）到来时的输入信号状态，与在此前、后触发器输入的状态没有关系。

1、用两个(电平触发)D触发器组成的边沿触发器



功能表

CLK	D	Q	Q ⁿ⁺¹
X	X	X	Q
↓	0	X	0
↓	1	X	1

2. 该触发器的特点:

Qⁿ⁺¹ 变化发生在 **CLK** 的上升沿；

Qⁿ⁺¹ 仅取决于上升沿到达时输入的状态 **D**，而与此前、此后的状态无关。


三、寄存器

寄存器

①用于寄存一组二值代码，**N**位寄存器由**N**个触发器组成，**可存放一组N位二值代码。**

②只要求其中每个触发器可置1，置0

例：电平触发的D触发器组成的4位寄存器——



74 LS 75

clk 高电平期间 **Q** 随 **D** 改变

Clk 变成低电平后，**Q** 端将保持 **CLK** 变为低电平时刻 **D** 端的状态（寄存）。


The End

6.1 概述

一、时序逻辑电路的特点

1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。


例：串行加法器，两个多位数从低位到高位逐位相加



2. 电路结构上

- ①包含存储电路和组合电路
- ②存储器状态和输入变量共同决定输出

二、时序电路的一般结构形式与功能描述方法



清华大学

可以用三个方程组来描述：

$$\begin{cases} y_1 = f_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ y_j = f_j(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases} \Rightarrow \text{输出方程 } Y = F(X, Q)$$

$$\begin{cases} z_1 = g_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ z_k = g_k(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases} \Rightarrow \text{驱动方程 } Y = F(X, Q)$$

$$\begin{cases} q_1^* = h_1(z_1, z_2, \dots, z_i, q_1, q_2, \dots, q_l) \\ \vdots \\ q_l = h_l(z_1, z_2, \dots, z_i, q_1, q_2, \dots, q_l) \end{cases} \Rightarrow \text{状态方程 } Q^* = H(Z, Q)$$

清华大学

假定下列**Mealy**型电路的初始状态为A, 输入序列为

X: 10100110, 其 状态转移序列 和 输出响应序列 为:

已知:

现态 Q	次态/输出 (Q^{n+1}/Z)	
	X=0	X=1
A	D/0	C/1
B	B/1	A/0
C	B/1	D/0
D	A/0	B/1

得:

时钟:	1	2	3	4	5	6	7	8
输入X:	1	0	1	0	0	1	1	0
Q:	A	C	B	A	D	A	C	D
Q^{n+1} :	C	B	A	D	A	C	D	A
Z:	1	1	0	0	0	1	0	0

假定下列**Moore**型电路的初始状态为B, 输入序列为

X: 11001001, 其状态转移序列和输出响应序列为:

现态 Q	次态 Q^{n+1}		输出 Z
	X=0	X=1	
A	C	B	0
B	B	C	1
C	B	A	0

时钟:	1	2	3	4	5	6	7	8
X:	1	1	0	0	1	0	0	1
Q:	B	C	A	C	B	C	B	B
Q^{n+1} :	C	A	C	B	C	B	B	C
Z:	1	0	0	0	1	0	1	1

常用触发器

《数字电子技术基础》第六版

(电平触发的)D触发器 张教材5.2.4节


1. 指: 凡在时钟信号作用下, 具有如下表功能的触发器:

输入

D	Q	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1


2. 状态方程: $Q^{n+1} = D$

3. 状态转换图



4. 符号

输入




小结(电平触发的)D触发器功能:

若D=1, 则C(LK)变为高电平后 触发器被置成1状态;
CLK回到低电平以后, 触发器保持1状态不变。

若D=0, 则CLK变为高电平以后触发器被置成0状态;
CLK回到低电平以后 触发器保持0状态不变。

5.2 SR锁存器

一、电路结构与工作原理



清华大学

1. 工作原理

两个或非门接成反馈，引出输入端用来置0,1

定义： $Q = 1, Q' = 0$ 为“1”状态

$Q = 0, Q' = 1$ 为“0”状态

R_D 为置0输入端， S_D 为置1输入端

2. 根据工作原理得到真值表

① S_D 和 R_D 的“1”信号同时消失后， Q^* 不定

所以正常工作下，应遵循 $S_D R_D = 0$ 的约束条件。


S_D	R_D	Q	Q^*
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	0 ^①
1	1	1	0 ^①

清华大学

二、动作特点

在任何时刻，输入都能直接改变输出的状态。

例：



S_D' 和 R_D' 同时为0 $\Rightarrow$ Q, Q' 同为1

清华大学

4.2.2 常用触发器

1. D 触发器

目的：解决输入约束问题。


工作原理：

□ $CP = 0$ ： G_3 、 G_4 被封锁， D 的变化不能传到 G_1 、 G_2 ，触发器保持现状态

□ $CP = 1$ ： G_3 、 G_4 门开放， D 经 G_3 、 G_4 转换成一对互补信号送到 G_1 、 G_2 。

若 $D = 0$ ，则 $RS = 01$ ， $Q = 0$ ；

若 $D = 1$ ，则 $RS = 10$ ， $Q = 1$ 。




电路

结论：

(1) RS 不可能为11，从而消除了状态不确定，解决了输入约束问题。

(2) “空翻”现象依然存在。




逻辑符号

清华大学

D	Q^{n+1}	功能说明
0	0	置0
1	1	置1

功能表




由功能表得到状态表

Q	Q^{n+1}	
	$D=0$	$D=1$
0	0	1
1	0	1

状态表




由状态表得到状态图




状态图



由状态表得到卡诺图



也可以由状态图得到卡诺图



由卡诺图化简得到特征方程

$$Q^{n+1} = D$$

特征方程

4.3.1 同步时序逻辑电路的描述方法

1. 用逻辑函数表达描述

用三组逻辑函数联立描述:

$$\begin{cases} Z_i = f_i(x_1, \dots, x_n, y_1, \dots, y_s), & i = 1, \dots, m \\ w_j = g_j(x_1, \dots, x_n, y_1, \dots, y_s), & j = 1, \dots, r \\ y_l^{(n+1)} = k_l(Y_1, \dots, Y_r, y_l), & l = 1, \dots, s \end{cases}$$

输出函数
激励函数
次态函数

2. 用状态表描述

在一个表格中列出各种输入值时, 输出和状态的值

3. 用状态图描述

用有向图的方式反映状态表中的数据

4. 用时间图描述

用波形图的方式反映输入、输出和状态之间的关系

1. 逻辑函数表达式

输出函数: $z_i = f_i(x_1, \dots, x_p, y_1, \dots, y_v) \quad i=1, 2, \dots, q$ (Mealy型)

$z_i = f_i(y_1, \dots, y_v), \quad i=1, \dots, q$ (Moore型)

激励函数: $w_k = h_k(x_1, \dots, x_p, y_1, \dots, y_v) \quad k=1, 2, \dots, u$

次态函数: $y_j^{n+1} = g_j(w_1, \dots, w_u, y_1, \dots, y_v), \quad j=1, \dots, v$

分析的任务就是要确定这3个函数表达式。

例4-3: 用逻辑函数表达式描述如图同步时序逻辑电路。


输出函数: $z = xQ_2\bar{Q}_1$ 由电路看出

激励函数: $D_2 = xQ_2 + xQ_1$
 $D_1 = xQ_2 + x\bar{Q}_1$ } 由电路看出

次态函数: $Q_2^{n+1} = D_2$
 $Q_1^{n+1} = D_1$ } 即特征方程

将激励函数代入次态函数得:

$Q_2^{n+1} = xQ_2 + xQ_1$
 $Q_1^{n+1} = xQ_2 + x\bar{Q}_1$ } 最终结果



由输出函数中含有变量x可知, 本例为Mealy型电路。

清华大学

2. 状态转换表与状态表

接上例。已求出:

输出函数: $z = xQ_2\bar{Q}_1$
 次态函数: $Q_2^{n+1} = xQ_2 + xQ_1$
 $Q_1^{n+1} = xQ_2 + x\bar{Q}_1$ } 填表

状态转换表

输入 x	现态		次态		输出 z
	Q_2	Q_1	Q_2^{n+1}	Q_1^{n+1}	
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	1
1	1	1	1	1	0

对状态转换表作变形, 记4个状态为:

$S_0 = 00$ 、 $S_1 = 01$ 、 $S_2 = 10$ 、 $S_3 = 11$

得到状态表。

状态表的特点:

更容易由现态和输入, 查出次态和输出。


状态表

现态 S	次态 S^{n+1} / 输出 z	
	x=0	x=1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/0$

接上例。已求出状态表：

现态 S	次态/输出 (S^{n+1}/z)	
	$x=0$	$x=1$
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/0$

由状态表画出状态图




4. 工作波形图

用意：用一个特定的输入系列，得出对应的输出系列。

接上例：

已求出状态图，由状态图得出对特定的输入系列的响应。




给定有代表性的输入系列 x_i

给定电路的初始状态 $Q_2 Q_1$

CP	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	...
x	0	1	0	1	1	0	1	1	1	0	1	1	1	1	0	
Q_2	0	0	0	0	1	0	0	1	0	0	0	1	1	1		
Q_1	0	0	1	0	1	0	0	1	0	1	0	1	0	1	1	
Q_2^{n+1}	0	0	0	0	1	0	0	1	1	0	0	1	1	1	0	
Q_1^{n+1}	0	1	0	1	0	0	1	0	1	0	1	0	1	1	0	
z	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	

由状态图逐步推出次态和输出。

由上述次态和输出响应得出工作波形图：



分析结论

由状态图可知，在任何状态下，只要输入为0，将立即转移到S0态。当现态为S0时，如果连续输入3个或以上的1，则逐步转移到S3态，并在第3个 $x=1$ 时输出1；如果在连续输入3个1的中途输入了0，则不会输出1，并返回S0。由此可知，电路能判断连续输入1的个数是否小于3。如果小于3，则不会输出1，否则，在第3个1处给出一个定位标志1。该电路可用于判断某一事件发生后延续的时间是否超过规定的限时。

同步时序逻辑电路描述小结

四种描述方式都是非常重要的，各具独到之处。一般应相互配合，综合运用。

清华大学

6.2 时序电路的分析方法

6.2.1 同步时序电路的分析方法

分析：找出给定时序电路的逻辑功能

即找出在输入和CLK作用下，电路的次态和输出。

一般步骤：


①从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的**驱动方程**。

②将驱动方程代入触发器的特性方程，得到**状态方程**。

③从给定电路写出**输出方程**。

清华大学

四、时序图



清华大学